FPGAにおける電平標準 - moerjielovecookie

FPGA は外部との情報交換を行う際、情報の正確性を確保するために、送信および受信する情報に対して認定基準を設ける必要があります。デジタル回路では、一般的に電圧の高低を用いて「0」と「1」を表現しますが、どのくらいの高い電圧が「1」と見なされるかには基準が必要であり、その基準が電平基準です。

一般的な電平基準#

逻辑电平	$V_{CC}/V$	$V_{OH}/V$	$V_{OL}/V$	$V_{IH}/V$	$V_{IL}/V$
TTL	$5.0$	$\geq{2}.4$	$\leq 0.4$	$\ge 2.0$	$\le 0.8$
LVTTL	$3.3$	$\geq2.4$	$\leq 0.4$	$\ge 2.0$	$\le 0.8$
LVTTL	$2.5$	$\geq 2.0$	$\le 0.2$	$\ge 1.7$	$\le 0.7$
CMOS	$5.0$	$\geq 4.45$	$\leq 0.5$	$\ge 3.5$	$\le 1.5$
LVCMOS	$3.3$	$\ge 3.2$	$\leq 0.1$	$\ge 2.0$	$\le 0.7$
LVCMOS	$2.5$	$\ge 2.0$	$\le 0.1$	$\ge 1.7$	$\le 0.7$
RS 232	$\pm 12 \sim 15$	$-3\sim-15$	$3\sim 15$	$-3\sim-15$	$3\sim 15$

TTL#

TTL（トランジスタ - トランジスタ論理、トランジスタ - トランジスタ電平）は電平基準の元老級メンバーです。
初期のデジタル回路で広く使用されましたが、高電平の判定閾値と供給電圧の間の電圧スペースが大きいため、信号の不安定性を引き起こしやすいという欠点があります。また、5 V の電圧は消費電力が大きすぎます。

LVTTL#

LVTTL（低電圧トランジスタ - トランジスタ論理）は、TTL の欠点を改善し、供給電圧を $3.3V$ に変更し、消費電力も相応に低下し、信号の安定性を向上させました。

CMOS#

CMOS（相補型金属酸化物半導体）の特徴は、消費電力が低く、回路の動作状態に応じて自動的に消費電力を調整できることです。

LVCMOS#

LVCMOS（低電圧相補型金属酸化物半導体）は、CMOS を基にさらに供給電圧を低下させ、消費電力を削減します。LVCMOS は低消費電力、中低速デジタル回路で非常に人気があります。

LVDS#

LVDS（低電圧差動信号）は、低電圧差動信号を利用して高速信号を伝送する電平基準で、低電圧、低消費電力、強力なノイズ抑制能力を特徴としています。LVDS の出力電圧振幅は非常に小さく、わずか $\pm 350mV$ で、電流は約 $3.5mA$ です。その超低消費電力と超高速データ伝送速度により、高速データ伝送に広く使用されています。