moerjielovecookie

Sawen_Blog

一个普通工科牲的博客网站
x
github
follow
email

Vivado錯誤集合

ERROR: [Common 17-49] Internal Data Exception:#

這個錯誤通常表示在使用 vvdo 進行邏輯分析時出現了問題。錯誤信息表明,存在一個斷言失敗,即在獲取探針數據時,數據不匹配。

Synth 8-5535#

報錯代碼

[Synth 8-5535] port <clk_0> has illegal connections. It is illegal to have a port connected to an input buffer and other components. The following are the port connections :
Input Buffer:
	Port I of instance clkin1_ibufg(IBUF) in module <top_clk_wiz_0_1_clk_wiz>
Other Components:

原因#

普通 IO 輸入的時鐘信號必須要經過 buffer 才能驅動 PLL

解決方法#

將 clocking wizard 中的輸入信號配置為 No Buffer

2024after4202405011507953.png

Warning:filegmt 56-199#

1715671392034.png

解決方法#

在 Sources 欄右鍵選擇 refresh hierarchy 即可

Warning:CRITICAL WARNING: [filemgmt 56-176] Module references are not supported in manual compile order mode and will be ignored.#

解決方法#

2024after4202405152050816.png

將刷新層次結構的模式設置為自動更新和編譯即可

[BD 41-237] Bus Interface property FREQ_HZ does not match between /M_AXIS_DATA_0(100000000) and /dds_compiler_0/M_AXIS_DATA(200000000)#

1716115542445.png

引發這個報錯的原因是 IP 核的時鐘頻率為 200M,但是 AXI4s 的端口的頻率為 100M,因此將端口的頻率設置為和 IP 核匹配的頻率即可

2024after4202405191846838.png

vivado 的各種設置無法保存#

原因#

"C:\Users\31651\AppData\Roaming\Xilinx\Vivado\2023.2\vivado.xml” 這個文件裡面存放了 vivado 的設置,例如最近打開的文件等

1716627301329.png

如果這些路徑中有中文字符或其他 vivado 無法識別的字符,那麼每次啟動時 vivado 無法正常讀取這些配置,就會重置這個文件,表現為重啟 vivado 後所有配置全部丟失

解決方法#

將含有中文字符的文件路徑刪除或者改成英語命名

[Common 17-180] Spawn failed: No error#

1736078187552.png

導致原因#

在 Vivado 中,報錯信息 "[Common 17-180] Spawn failed: No error" 表示 Vivado 無法成功啟動或創建某個進程,儘管沒有明確的錯誤信息。這個錯誤通常發生在 Vivado 嘗試啟動外部進程或執行某些操作時,比如編譯、生成比特流或啟動仿真工具等。

PS 輸出 120 MHz 時鐘的時候,真實輸出的頻率為 $125MHz$,因此在 PS 的時鐘輸出後級聯了 clk_wiz 來轉化時鐘頻率。綜合後報錯。

解決方法#

由於 clk-wiz 輸入端加入了 buffer,所以警告,只需要把輸入設置為 no buffer 即可。
image

Debug 時不能將 axis 總線的某個信號接入到 ila,否則會導致下一個模塊的這個信號無法聯通#

image

載入中......
此文章數據所有權由區塊鏈加密技術和智能合約保障僅歸創作者所有。