2023年全国赛C题《電容電感測定装置》設計報告

測定原理#

参考下面网站的方案

参考 LCR テスター、基本的な動作原理は DUT に正弦波励振信号を加え、その後 DUT の両端の電圧と DUT を流れる電流を測定し、計算によって DUT の特性とパラメータを得ることです。

理想的なコンデンサの場合、電流の位相はコンデンサの両端の電圧に対して 90° 先行するべきです。しかし、実際のコンデンサには損失があり、理想的なコンデンサ $C_p$ と理想的な抵抗 $R_p$ の並列として等価化できます。したがって、電流が電圧に対して先行する位相は 90° 未満となり、この角度差が損失角となります。

DUT の両端の電圧を $\dot {V}=V\cos (\omega t)$、DUT を流れる電流を $\dot {I}=I \sin (\omega t - \varphi)$ と仮定すると、電流の虚軸上の投影は理想的なコンデンサを流れる電流であり、実軸上の投影は損失抵抗を流れる電流です。

したがって、並列コンデンサの容抗は $X_{Cp}=\frac {V}{I \cos\varphi}$、容値は $C_P=\frac {1}{\omega X_{Cp}}=\frac {I \cos \varphi}{\omega V}$ です。

損失抵抗の値は $R_p=\frac {V}{I \sin\varphi}$ です。

元件が消費する無効電力と有効電力の比を元件の Q 値と定義し、Q 値の逆数を D 値（損失角の正接）とします。

Q=\frac{R_P}{X_{Cp}}=cot \varphi, D=\frac{1}{Q}=tan \varphi

上記の必要なパラメータは直交アルゴリズムを用いて求めることができます：

\begin{align}I\sin(\omega t-\varphi)\cdot V\cos(\omega t) & = \frac12VI\sin(2\omega t-\varphi)-\frac12VI\sin\varphi\\I\sin(\omega t-\varphi)\cdot V\sin(\omega t) & = -\frac12VI\cos(2\omega t-\varphi)+\frac12VI\cos\varphi \end{align}

相乗した後、低通フィルタを通過させることで直流成分 $-\frac {1}{2} VI \sin\varphi$ と $\frac {1}{2} VI \cos\varphi$ を得ることができ、問題で要求される損失角の正接を求めることができます。

tan\varphi = \frac{VI \sin \varphi}{VI \cos \varphi}

同時に以下のパラメータを求めることができます。

\text{並列形式の理想的なコンデンサの容抗 }X_{cp}=\frac V{I\cos\varphi}=\frac{V^2}{VI\cos\varphi} \text{、コンデンサは }C_p=\frac1{\omega X_{cp}},\text{並列形式の損失抵抗}\\R_{p}=\frac V{I\sin\varphi}=\frac{V^2}{VI\sin\varphi}\text{。ここで }V^2\text{は電圧を自乗して高周波成分を除去することで得られます。}

パラメータシミュレーション#

現在の ADC の入力電圧範囲は 0~2V、入力バイアスは 1V です；DAC の出力電圧範囲は 1V のピーク - ピーク値で、バイアスを加えることができます。

コンデンサの容値は 1nF-100nF、検流抵抗は 0.33Ω のとき、出力電圧のピーク - ピーク値は 4-200mV です。インダクタを測定する際の周波数は 1MHz で、インダクタの感値は 10uF-100uF のとき、出力電圧のピーク - ピーク値は 15-150mV です。ADC モジュールの入力範囲は 0~2V であるため、信号を 9 倍に増幅し、ピーク - ピーク値を約 1.8V にします。

デバッグ記録#

DAC 出力の信号と LC フィルタのインピーダンスが不一致で、LC フィルタの入力端の信号振幅が低くなっています。

待測元件の検出回路が電源投入後、入力端に - 500mV のバイアスがあります。

LC フィルタは以下のように設計されており、DAC が 1MHz の信号を出力する際に高次の高調波がかなりひどいため、通過帯域が 1.2MHz の LC 低通フィルタを設計して高次の雑音を除去します。

PCB 設計#

初代#

R8 はテスト治具を接続するためのもので、励振信号は P1 から入力され、R8 上の待測コンデンサまたはインダクタを経て電流が C5 に流入し、次段の電流検出回路に入ります。

このように設計すると、回路の入力インピーダンスは測定治具上の待測元件の特定周波数でのインピーダンス値となり、前段の増幅器の出力インピーダンスは 50Ω であり、入力信号の振幅が期待される振幅ではなくなります。

改善#

前段の増幅器の出力端でインピーダンスマッチング用の 50Ω 抵抗を取り外し、オペアンプの出力インピーダンスが非常に低い特性を利用して、出力信号の電圧をすべて上記回路の入力端に加えます。

この改善の理由は、オペアンプの後段が容量性負荷を持たず、LC フィルタ、長い同軸ケーブルの場合、出力端にマッチング抵抗を接続する必要がないからです。

FPGA プログラム設計#

上記の原理に基づき、2 つの ADC で電流と電圧信号を収集し、1 つの DAC で励振信号を生成する必要があります。したがって、DE0nano を選択し、2 つの拡張 40 ピンヘッダーを接続できる ADDA モジュールを接続します。

FPGA のクリスタル振動子の周波数は 50MHz で、PLL で 20MHz と 80MHz に分周されます。その中で ADC のクロックは 20M、DAC のクロックは 80M です。それぞれ ADC_Interface と DAC_Interface に接続されます。

ADC 部分で収集された信号のビット幅は 10 で、後続の信号処理のために下位 2 ビットを捨て、1024 個のサンプルを収集した後、0.5 秒間停止し、その後次の収集を行います。

DAC 部分では、NCO を使用して正弦波信号を生成し、ダイヤルスイッチで周波数ワードを切り替え、DAC_interface に出力した後、1 ビット左にシフトし、同相増幅器を通じて 2 倍に増幅し、信号の駆動能力を強化します。

ADC で収集された電流と電圧のデータは RAM に保存され、開始アドレスを変更することで位相シフトを実現します。使用する ADC のサンプリングレートは 20M で、100K の信号を収集する際、各周期で 200 ポイントを収集します。したがって、$\frac {\pi}{2}$ の位相シフトを行うには、50 から RAM のデータを読み始めるだけで、読み出された信号は 0 から読み出された RAM の信号を $\frac {\pi}{2}$ シフトさせたものになります。

ADC で収集されたデータは符号なし数であり、乗算フィルタリングを行うと計算結果と一致しないため、符号なしから符号あり数への変換モジュールを追加し、符号あり数に変換した後に乗算を行い、低通フィルタに送信して必要な値を得ます。低通フィルタの出力を切り捨てて、高位 16 ビットのデータのみを保持し、ジッターの直流信号が結果に与える影響を低減します。

測定結果#

最初の Lowpass の出力は $VI\cos\phi$、2 番目の Lowpass の出力は $\frac {1}{2} VI\cos \varphi$、3 番目の Lowpass の出力は $V^2$、容抗の計算過程は以下の通りです：

シミュレーションの入力電流と出力電圧のフィッティング関係から、出力収集された電圧の振幅は電流 ÷0.305 に等しいことがわかるため、容抗は 3 番目の出力 ÷2÷1 番目の出力 ÷0.305 となります。

回路展示#

今後の計画#

SPI 通信を追加し、サンプリング計算されたデータを TI の開発ボードに転送してさらなる計算と表示を行います。